在Allegro中，有这样一种情况：一个dra封装已经创建完成，但是不小心排错了引脚顺序，需要修改为正确的。我相信这是EDA工程师经常遇到的问题。这个时候，重新放置一遍焊盘工作量确实比较大，而且有再次出错的可能。其实Allegro已经提供了一种便捷的修改引脚编号的方式，只是很多人不知道，本文将对这种快捷的方式做介绍 ...
当前位置： 首页 >
2014年11月发布的所有文章
-
Allegro中如何导入Outline
在PCB设计过程中，EDA工程师常常需要匹配两代PCB的结构，这种情况下，将上一代PCB的Outline（板框）导入新的PCB设计文件中，就可以大大缩短时间，而且尺寸完全准确。我看到常常有网友检索类似的信息，所以打算图文并茂的方式为读者讲解Allegro中导入Outline的方法。 1. 使用Allegro打开上一代PCB文件，在颜色设置对话框 ...
-
射频电路设计实录第四章，ADS仿真
射频电路设计实录（RF Design Record，简称RDR）是无线时代网站推出的系列射频技术文章，记录了一款产品的完整设计过程。本文是其中的第四章，ADS仿真。 4. ADS仿真 从本章开始，将进入本产品设计的核心阶段。 4.1 PCB板材的选择 4.1.1 需要考虑的因素 也许很多读者还不知道的是，PCB板材的选择是ADS仿真的第一步。理由 ...