在Allegro中,有这样一种情况:一个dra封装已经创建完成,但是不小心排错了引脚顺序,需要修改为正确的。我相信这是EDA工程师经常遇到的问题。这个时候,重新放置一遍焊盘工作量确实比较大,而且有再次出错的可能。其实Allegro已经提供了一种便捷的修改引脚编号的方式,只是很多人不知道,本文将对这种快捷的方式做介绍 ...
当前位置: 首页 >
2014年11月28日发布的所有文章
- 最新日志
- 热评日志
- 随机日志
- 正旗通信推出Xilinx Zynq XC7Z045 AD9363 软件无线电平台
- 使用Keil下载ARM GCC交叉编译固件的方法
- 使用Eclipse IDE编译代码遇到的一个问题
- AD9361 no-OS驱动移植到STM32单片机的关键点
- 使用STM32CubeMX生成STM32初始代码
- 关于DDS参考时钟的粗浅理解
- 一种支持中继功能的语音对讲模块
- 一种双频抗干扰宽带自组网电台
- 一种使用USB接口通信的宽带自组网模块
- 一种可快速配置工作频率的无线网桥